1nm 之后的芯片制造,应用材料披露

小夏 科技 更新 2024-02-29

在最近举行的SPIE先进光刻+图案化大会上,应用材料公司推出了一系列旨在满足“Angsm”芯片图案化要求的产品和解决方案。 随着芯片制造商向 2nm 及以下工艺节点过渡,他们越来越多地受益于新的材料工程和计量技术,这些技术有助于克服 EUV 和高数值孔径 EUV 图案化挑战,包括线边缘粗糙度、尖端到尖端间距限制、桥接缺陷和边缘放置错误。

在去年的SPIE光刻会议上,应用材料公司推出了Centura Sculpta图案化系统,该系统允许芯片制造商通过拉长图案化特征来减少EUV双重图案化步骤,使特征尖端比单个EUV或高数值孔径EUV**更接近彼此。 应用材料公司目前正在与所有领先的逻辑芯片制造商合作,开发越来越多的Sculpta应用。 例如,除了减少针尖间距外,芯片制造商还使用Sculpta来消除桥接缺陷,从而降低图案化成本并提高芯片良率。

应用材料公司半导体产品部总裁Prabu Raja博士表示:“领先的芯片制造商在生产中部署Sculpta系统并探索EUV双模式阶跃以外的应用时取得了出色的成果。 “Sculpta 是图案工程师工具包中的一个全新工具,随着工程师发挥想象力以新的方式解决具有挑战性的问题,它将用于更多应用。 ”

“Pattern Shaping 是一种创新解决方案,可帮助英特尔加速其工艺技术路线图,”英特尔逻辑技术开发公司副总裁 Ryan Russell 说。 “我们正在为我们的埃工艺节点部署Sculpta系统,初步结果显示产量增加,晶圆良率提高,工艺复杂性降低,成本降低。 图案成型促进了高级图案成型的新策略,并为推动光刻的界限铺平了道路。 ”

三星电子晶圆蚀刻技术团队负责人Jong-Chul Park表示:“图案整形是一项突破性技术,解决了EUV时代的一个关键挑战。 “三星是早期开发合作伙伴,正在评估我们 4nm 工艺的 Sculpta 系统。 我们期待取得积极成果,包括降低成本和复杂性,以及提高产量。 ”

EUV系统产生的光子较少,可以清晰地定义光刻胶中的线条和空间图案。 因此,粗糙的线被蚀刻到晶圆上,可能会在芯片中产生开路和短路。 随着芯片制造商采用更窄的线条和空间模式实施埃时代的设计,这些影响良率的缺陷变得越来越普遍。

应用材料公司推出了 Sym3 Y Magnum 蚀刻系统,该系统将沉积和蚀刻技术结合在同一腔室中。 独特的系统沿着粗糙的边缘沉积材料,使EUV线型在蚀刻到晶圆上之前更加平滑,从而获得更高的良率和更低的线阻,从而改善芯片性能和功耗。 在晶圆代工逻辑中,Sym3 Y Magnum 已被领先的芯片制造商用于关键的蚀刻应用,目前正在部署用于埃节点中的 EUV 图案化。 在内存方面,Sym3 Y Magnum 是 DRAM 中采用最广泛的 EUV 图案蚀刻技术。

应用材料公司还推出了 Producer XP Pioneer CVD(化学气相沉积)图案薄膜。 Pioneer 薄膜在光刻胶图案处理之前沉积在晶圆上,其独特的设计以卓越的保真度将所需的图案转移到晶圆上。 Pioneer 基于独特的高密度碳配方,该配方对最先进的工艺节点中使用的蚀刻化学品更具弹性,可实现更薄的薄膜堆叠,具有卓越的侧壁特性均匀性。 Pioneer 已被领先的内存制造商用于 DRAM 图形化。

Pioneer 与应用材料公司的 Sculpta 图案成型技术协同优化,使图案工程师能够最大限度地提高图案伸长率,同时保持对原始 EUV 图案的严格控制。 Pioneer 还与新的 Sym3 Y Magnum 蚀刻系统进行了共同优化,为逻辑和存储器处理中的关键蚀刻应用提供比传统碳膜更高的选择性和更好的控制。

应用材料公司业界领先的电子束测量系统被世界领先的逻辑和存储器公司用于开发和控制其最关键的 EUV 图形化应用。 一个主要的挑战是严格定义并在每一层上放置数十亿个函数,以便它们与芯片下一层的相反功能正确对齐。 较小的放置错误会降低芯片性能和功耗,而较大的错误会导致影响良率的缺陷。

应用材料公司收购了ASELTA Nanographics,后者是基于设计的轮廓测量领域的技术领导者。 轮廓使图案工程师能够收集更多数量级的数据,了解其配方在图案薄膜和晶圆上产生的形状。 这些数据被反馈到光刻和工艺流程中,以创建更精确的片上特征和布局。

集团副总裁Keith Wells表示:“ASELTA轮廓技术现已与应用材料公司的VeritySEM CD-SEM系统和Provision Ebeam计量系统集成,为芯片制造商提供了独特的端到端功能,以应对Angswagand的全方位计量挑战。 应用材料公司成像和过程控制博士。

自 2012 年以来,应用材料公司一直将图案化作为研发重点,投资于新产品和解决方案,帮助客户克服最棘手的图案化挑战,尤其是在新兴的 EUV 和高数值孔径 EUV 应用中。 该公司目前的图案产品组合包括CVD和ALD沉积; 四种类型的材料去除(蚀刻、选择性材料去除、图案成型和 CMP); 热处理; 和电子束测光。 该公司已将其服务的可用市场从 2013 年的约 15 亿美元增加到 2023 年的超过 80 亿美元,并在同一时间段内将其机会份额从约 10% 增加到 30% 以上。

相似文章

    三大芯片巨头争夺1nm,而我们正在向5nm冲刺,我们并没有落后太多,只有2代

    目前,全球芯片产业发展迅速,主要集中在台积电 三星和英特尔三大巨头。他们正在竞相开发最先进的芯片工艺,该工艺基于nm,并迅速向nm冲刺。不仅如此,中国大陆也在努力追赶,目前正专注于开发nm工艺。虽然略微落后于三巨头的进步,但只相差两代,可以说是差距在缩小。目前,全球最大的两家晶圆厂已进入nm制程阶段...

    光刻机没有突破,我们设计了1nm芯片,100自研架构还是没用的

    近年来,在中国半导体产业自主研发的带动下,龙芯中科宣布成功设计出nm芯片,这是一个了不起的突破。这款芯片不仅代表了对极致技术的探索,更展现了国产芯片在自主创新道路上的坚定脚步。然而,这一技术突破引发了人们对光刻机技术依赖的担忧。光刻机技术制约着我国芯片设计能力的转化和落地,如何突破光刻机的技术瓶颈已...

    台积电推出冲击1nm芯片大动作,外媒三星面临绝望

    台积电推出冲击nm芯片大动作,外媒三星面临绝望 文章为原创,禁止复制,否则您将承担责任。芯片技术的上限是多少?就在大家都以为纳米已经是芯片研发的终点时,台积电 三星等公司已经开始量产纳米 纳米,并将它们推向更高的水平。而这似乎还没有结束,台积电又放了个 大招 向nm方向发展,国外 三星没有希望了。台...

    台积电正在积极推广1nm芯片,外媒三星将无法匹敌

    台积电正在积极推广nm芯片,外媒三星将无法匹敌 台积电再度大动作,推出Sprint的nm芯片,外媒 三星无力。本作品为原创作品,禁止抄袭或 否则由您负责!归根结底,由于芯片生产技术的局限性,nm是芯片开发的终点,台积电和三星已经开始量产nm和nm芯片,并将将其提升到一个新的水平。台积电已推出nm工艺...

    半导体工艺的局限性:1nm之战

    从nm到nm,从nm到nm,半导体行业对先进工艺的追求从未停止。年,当台积电宣布成功掌握nm鳍效应晶体管量产的制程技术时,nm开始一步步逼近。掌握先进技术意味着更高的性能和更前沿的技术。从nm跨越到nm是一个巨大的挑战。因此,nm对于行业来说也充满了 nm,永不忘记 工艺制造的研发和生产需要大量的资...