（作者：安华**、张帆、涂月亭报道）。
先进封装：高效集成，降低成本
先进封装一般是指将不同的系统集成到同一个封装中，以实现更高效的系统效率的封装技术，这是从先进晶圆制造工艺中衍生出来的一个概念，换句话说，只要封装技术能够提高芯片的整体性能（包括传输速度、计算速度等）， 可以看作是先进的封装。通过先进的封装，可以相对容易地实现高密度芯片集成、体积小型化和低成本。 先进封装在提高芯片集成度、缩短芯片间距、加快芯片间电连接、优化性能等方面发挥着更重要的作用。 它正在成为系统性能不断提高，满足“轻、薄、短、小”和系统集成化需求的重要保障。 摩尔定律的扩展受到物理限制和巨额资金投入等多重压力，迫切需要以不同的方式推动技术进步。 据IBS统计，达到28nm工艺节点后，如果工艺节点继续降低，每百万栅极晶体管的制造成本不降不降。 先进封装介于晶圆制造（“前端”）和芯片封装和测试（“后端”）之间，被称为“中间端”，包括重新布线 （RDL）、凸块和硅通孔 （TSV） 等工艺技术，涉及类似于晶圆制造的光刻、开发、蚀刻和剥离等工艺步骤。
先进封装下游应用场景的催化
随着5G、物联网、高性能计算、智能驾驶、AR VR等前沿技术的快速发展，对高端芯片的需求持续增长。 这些高端芯片的大量应用依赖于先进的封装技术，在此背景下，先进封装的增长明显好于传统封装，先进封装在整个半导体封装测试市场中的比重将不断上升。 从长远来看，随着终端应用的不断升级和芯片封装性能要求的提高，先进封装也将在AI、HPC、数据中心、CIS、MEMS传感器等领域迎来广阔的增量空间。
中国大陆厂商积极布局先进封装
2024年3月，由英特尔、AMD、台积电等国际厂商牵头的UCIE联盟成立，定义封装中小芯片之间的互联互通，实现封装层面小芯片的通用互联和开放的小芯片生态系统。 与此同时，华为等国内领先的科技公司也在布局小芯片先进封装技术。
先进封装技术与产品开发相辅相成
先进封装技术和产品设计是相辅相成的，通用技术进步推动了产品开发。 以先进封装减小尺寸、系统集成、提高IO数量、提高散热性能为发展主轴，可包括单芯片和多芯片、倒装封装和晶圆级封装等广泛应用，并配合互连技术（TSV、BUMP等）的技术能力进一步提高系统的集成度， 内外包装可以组合成不同的高性能包装产品。
先进封装关键技术——凹凸（凹凸）。
凸块工艺，也称为凸块工艺（翻转第二步），是WLP（晶圆级封装工艺）工艺中的关键步骤。 晶圆凸块对于倒装芯片或板级半导体封装至关重要。 凸块是一种先进的晶圆级工艺技术，在晶圆被切割成单个芯片之前，在晶圆上以整个晶圆的形式形成焊料的“凸块”或“球”。 这些“凸块”可以由晶圆上的共晶、无铅、高铅材料或铜柱组成，是将芯片和基板互连在一起以形成单个封装的基本互连组件。 这些凸块不仅在芯片和基板之间提供了连接路径，而且在倒装芯片封装的电气、机械和热性能中也发挥着重要作用。
粘接方式
芯片键合技术在半导体制造中发挥着重要作用，在组件之间提供可靠的电气和机械连接，使集成电路能够与系统的其他部分进行通信。 键合形式主要分为引线键合和凸点键合，键合时间可分为永久键合和临时键合，从界面材料上可分为带中间层的胶键合、共晶键合、金属热压键合、无中间层熔接和阳极键合。
先进封装的关键技术——重新布线层（RDL）。
RDL（RedistributionLayer）重新布线层起着XY平面的电气延伸和互连的作用。 在芯片设计和制造中，IOPad一般分布在芯片的边缘或外围：IOPAD是芯片引脚处理模块，可以处理芯片引脚的信号并发送到芯片引脚，并且可以将芯片内部的输出信号处理到芯片引脚。 这对 BondWire 工艺来说很方便，但对 Flipchip 来说更难。 因此，RDL尤为关键：将金属层和相应的介电层沉积在晶圆表面并形成金属布线，将IO口重新排列到一个新的、更占用空间的区域，并形成映射阵列排列。
先进封装的关键技术——晶圆级封装（扇入和扇出封装）。
扇出封装、扇入封装。 扇入式封装工艺大致描述为对整个晶圆芯片进行封装和测试，然后将其切割成与芯片尺寸相同的单个芯片。 扇出封装一般是指晶圆级面板级封装（如FOWLP FOPLP）在与裸片不同的封装面积下不需要基板的封装。 随着 IO 数量的增加，当芯片尺寸无法容纳所有 IO 时，就会衍生出扇出封装。 扇出封装是基于重组技术，芯片切割后，将芯片重新嵌入重组载板（8英寸、12英寸晶圆载体或600mmx580mm等大尺寸面板）中，按照类似于扇入式封装工艺的步骤进行封装和测试，然后将重组载板切割成单个芯片， 而芯片外的区域是扇出区域，允许球放置在芯片区域之外。
扇入式封装和扇出式封装最大的区别在于RDL接线，扇入和扇出是指凸块BUMP是否超过芯片的面积，在扇入式封装中，RDL是向内布线的，而在扇出式封装中，RDL可以向内和向外布线，因此扇出式封装可以实现更多的IO。
5D封装产品 - Codos
2.5DIC集成技术将逻辑计算和HBM芯片集成在硅中介层上，然后直接放置在封装基板上，从而将逻辑计算和HBM芯片集成在一起。 TSV RDL 转接板适用于超细间距、高 I-O、高性能和高密度半导体 IC 应用。
逻辑和 HBM 首先在硅中介层上并排键合，形成器件之间具有细间距和高密度互连布线的晶圆上芯片 （COW）。 每个 HBM 都由一个带有微凸块的 DRAM 和一个带有直通 TSV 的逻辑基座组成。 硅通孔 （TSV） 为 2适用于 5D 和 3D 高级封装的功能。 TSV 是电气连接路径，是穿过硅晶圆或芯片的短垂直柱，可实现更小的封装尺寸和更密集的互连，通过缩短电气传输距离来提高电气性能，并实现 HBM 等产品中使用的多个芯片的堆叠。 最后，在封装基板上完成具有大凸点的TSV中介层的组装。
3D 封装产品 - HBM
HBM（高带宽内存）是一种具有极高带宽（数据传输速率）的 DRAM。 连接存储器和处理器并交换信号的输入和输出电路（IO：输入输出）称为总线。 每秒通过该总线的数据信号数称为带宽，带宽值越高，数据处理速度越快。 带宽由一条信号线的传输速度x总线数量决定。
HBM 能够实现高传输速度和大量总线，这要归功于其高密度的 TSV（硅通孔）布线和垂直存储器堆叠。 与传统的引线键合连接相比，它可实现更高的布线密度和更短的布线距离，减少信号传播延迟，并实现更高的工作频率。 此外，通过使用三维结构，可以在存储芯片下方放置和连接逻辑层，以控制存储器操作并提高数据传输效率。 HBM 不存在于单个封装中，而是存在于与主机处理器相结合的多芯片封装中。
包装设备增速呈上升趋势，国产化率有望进一步提升
资本支出向上+先进封装，封装设备向上增长。 半导体 **随着资本支出和先进封装的进步，预计2024年半导体封装设备销售额将下降31%至40亿美元，随后2024年封装设备销售额将下降24%，至2024年的60亿美元。 包装设备的国产化率有待进一步提高，先进封装是一大机遇。 据中国国际招标网统计，封装检测设备整体国产化率不超过5%，低于工艺设备整体10%-15%的国产化率。 随着先进封装的不断推进，将带动封装过程中原有包装设备和新型前端设备的国产化。
新增中前端设备——光刻机
在先进封装中，光刻机主要应用于：倒装芯片（FC）凸块制造、再分布层（RDL）。5D 3D 封装中的 TSV、Copperpillar 等。 与用于器件成型的前端制造不同，它主要用于先进封装中的金属电极接触。 此外，光刻机基本上用于先进封装和湿法加工的湿法工艺。 TSV穿孔实现堆叠芯片之间的垂直互连，钻孔需要光刻和蚀刻的配合在倒装BUMP上，凸块镀在芯片上的特定位置，还需要光刻来击中凸块球的位置在RDL图形传输和重新连接中，图案通过十字线，然后光刻机将图案打孔到芯片表面。
原有后端设备——贴片机
贴片机，又称贴片机，是封测模贴过程中最关键、最核心的设备。 从切割的晶圆上抓取芯片，放置在与基板对应的模旗上，用银胶（环氧树脂）将芯片粘合到基板上。 贴片机可以高速、高精度地贴装元件，实现定位、对位、翻转贴装、连续贴装等关键步骤。
本文仅供参考，不代表我们的任何投资建议。 如需使用这些信息，请参阅原始报告。 ）
专题报告**：未来的智库]。