据外媒Tomshardware当地时间27**报道，台积电近日在2024年IEEE国际电子元器件大会（IEDM）上发布了进军1nm制程的产品规划蓝图。
***tomshardware
根据规划，台积电将推动3D封装和单芯片封装技术路径并行发展。 预计2024年，台积电将完成N2和N2P节点，使3D封装的芯片晶体管数量超过5000亿个，传统封装技术中的芯片晶体管数量超过1000亿个。
然后，台积电计划在 2027 年达到 A14 节点，在 2030 年达到 A10 节点，这是一款 1nm 工艺芯片。 届时，采用台积电3D封装技术的芯片晶体管数量将超过1万亿个，而采用传统封装技术的芯片晶体管数量将超过2000亿个。
相比之下，GH100在4nm工艺和传统芯片封装路径上只有800亿个晶体管。
然而，值得注意的是，随着晶体管密度的增加越来越接近其物理极限，台积电最近的工艺加速步伐遇到了重大障碍。
2024年6月27日，台积电在其年度股东大会上宣布，其最新3nm制程芯片的良率已达到90%。 然而，根据一些未经证实的信息，台积电3nm工艺芯片的良率实际上只有50-55%，远低于其官方数据。
同期，苹果与台积电签署的对赌协议也反映出台积电最新制程芯片的良率低于预期。 根据对赌协议，台积电的3nm工艺芯片产能将在明年专用于苹果，但如果生产的芯片中存在有缺陷的废芯片，苹果将不再按照行业惯例为废旧芯片付费。 这加剧了外界对台积电最新制程芯片良率的怀疑。
此外，台积电盈利能力的下滑也引发了外界对其未来发展的关注。 据《华尔街》中文版**报道，台积电今年第一季度净利润同比增长2%，原因是智能手机和高速计算需求减弱1%，但第二季度和第三季度的净利润分别同比下降23%和25%，收入和利润率受到影响。
在台积电发展放缓的同时，其在半导体代工领域的竞争对手，如三星等公司，并没有放弃在先进制程领域追赶台积电。 今年 6 月，三星晶圆代工公布了其最新的工艺技术发展路线图，计划在 2025 年推出 SF2 工艺。SF1 采用 4nm 工艺4道工序。 一旦计划好，三星就有可能在与台积电相似的时间点实现与台积电相似的工艺水平。
本文为 Observer.com 独家稿件，不得擅自使用，也不得允许。