1、为什么需要对产品做电磁兼容设计？
一个：满足产品的功能要求，减少调试时间，使产品符合电磁兼容标准的要求，不会对系统中的其他设备造成电磁干扰。
2.对产品做电磁兼容设置计算的方面是什么？
一个：电路设计（包括器件选型）、软件设计、电路板设计、屏蔽结构、信号线电源线滤波、电路接地设计。
3.在电磁兼容性领域，为什么总是以分贝（dB）为单位来描述？
答：由于要描述的幅度和频率范围很广，因此更容易用对数坐标进行图形表示，而db是对数表示的单位。
4. EMC的基本知识是什么？
关于EMC，首先需要了解EMC标准，如EN55022（GB9254）、EN55024，以及简单的测试原理，还需要了解EMI元件的使用，如电容器、磁珠、差模电感、共模电感等，在PCB层面，需要了解PCB的布局、堆叠结构、 高速布线对EMC的影响和一些规则。还有一点是，要掌握一些EMC问题的分析和解决思路。 这些都是你以后作为硬件人必须掌握的基本知识！
6、电磁兼容设计的基本原理
答：在大多数情况下，电路基本元件满足电磁特性的程度将决定功能单元最后设备满足电磁兼容性的程度。选择合适的电磁元件关键标准包括带外表征和电路组装技术。因为能否实现电磁兼容，往往是通过远离基频来决定的组件响应特性来决定。 在许多情况下，电路组装这反过来又决定了带外响应（例如引线长度）和不同电路组件之间的耦合程度。
具体规则如下：
在高频下，与引线电容器相比，应使用引电电容器或引线电感小的支撑电容器进行滤波。
当必须使用引线电容器时，应考虑引线电感对滤波效率的影响。
铝电解电容器可能会经历几微秒的暂时介电击穿，因此固态电容器应用于具有高纹波或瞬态电压的电路中。
使用具有寄生电感和低电容的电阻器。 片式电阻器可用于超高频段。
为了改善低频部分的插入损耗，应使用由几个小电感器组成的多节滤波器，而不是单节滤波器。
使用磁芯电感器时，重要的是要注意饱和特性，尤其是当涉及到高电平脉冲时，这会降低磁芯电感器的电感量和滤波电路中的插入损耗。
尽可能使用屏蔽继电器并将屏蔽外壳接地。
选择有效屏蔽和隔离的输入变压器。
用于敏感电路的电力变压器应具有静电屏蔽，屏蔽外壳和变压器外壳均应接地。
设备内部的互连信号线必须屏蔽，以防止它们之间的干扰耦合。
为了使每个屏蔽层连接到自己的引脚，应选择具有足够数量引脚的插头支架。
驱动电感式传感器的方波脉冲问题
答：1）在信号测试时，尽量在屏蔽环境中进行，如果不方便，至少屏蔽传感器和前置放大器。
2）测试过程中尽量使用差分探头，或至少尽可能减少探头接地线的长度。这样可以减少测试错误。
3）您的电路实际上不会经常工作，可以布线以减少振铃。为了改善噪声特性，需要考虑对共模信号的抑制，必要时插入共扼流电抗器，注意整个工作环境中的开关电源噪声，避免电源耦合。
4）如果传感器允许，可以使用电流放大方式，有利于提高速度和降低噪音。模拟开关尽量放在前置放大器之后，虽然多了一个前置放大器，但性能提升了很多，调试难度也降低了。
5）如果您非常关心波形，请考虑额外的频率补偿。如果只是数字检测，则应降低工作频率。 总而言之，如果你能低频，你就会低频，如果你能直挡，你就会被阻断。
6）注意AD转换前的抗锯齿过滤，以及软件过滤，以提高数据稳定性。
8. 是的我可以使用阻抗边界法来设置它吗？ 还是具有分层阻抗，如RLC电阻？ 或者使用 Designer 设计电路并使用 HFSS？
答：集中电阻可以用RLC边界实现; 对于薄膜电阻器，可以通过表面阻抗或阻抗编辑来实现。
我现在正在对一台外壳上有一圈金属装饰件的机器进行静电测试，在测试中遇到：接触放电为4k时，32k晶体振荡器没有问题，而空气放电时8k悬架振动的问题，如何处理？
答：如果有金属，空气放电和接触放电的效果几乎相同，建议您在金属支架上喷涂绝缘漆尝试一下。
10. PCB设计中差分信号线中间可以加地线吗？
答：不能在差分信号的中间加地线。 差分信号最重要的原理是利用差分信号之间耦合的优势，例如磁通消除、抗噪等。 如果在中间加一根地线，耦合效果就会被破坏。
11.正确选择PCB与外壳接地点的原则是什么？
答：选择PCB和外壳接地点的原则是利用机箱接地为返回电流提供低阻抗路径，控制返回电流的路径。 例如，通常通过在高频器件或时钟发生器附近借用固定螺丝将PCB的接地连接到机箱接地，以最小化整个电流环路面积，从而减少电磁辐射。
在设计 PCB 时，如何通过排列堆叠来减少 EMI 问题？
一个：首先，要从系统上考虑EMI，单靠PCB是无法解决问题的。 对于EMI，我认为最主要的是提供最短的信号回流焊路径，减少耦合面积，并抑制差模干扰。 此外，接地层与电源层紧密耦合，比电源层适当地更具外延性，有利于抑制共模干扰。
13.安全问题：FCC和EMC的具体含义是什么？
答：FCC：联邦通信委员会 EMC：电子兼容性。 FCC是一个标准组织，EMC是一个标准。 标准是出于原因、标准和测试方法而发布的。
如何消除 IC 中的电磁干扰？
一个：IC所经历的电磁干扰主要来自静电（ESD）。 为了解决保护IC免受ESD干扰的问题，一方面在布局电路板时需要考虑ESD（和EMI）的问题，另一方面需要考虑增加ESD保护器件。 有两种类型的器件：压敏电阻和瞬态电压抑制器（TVS）。 前者由氧化锌组成，其响应时间相对较慢，电压抑制相对较差，每次受到ESD冲击都会老化，直到失效。 另一方面，TVS由半导体制成，响应速度快，电压抑制性好，可以无限期使用。 从成本角度来看，压敏电阻的成本低于TVS。
15.如何解决PCB设计中高速布线与EMI的冲突？
答：由于EMI增加了电阻电容或铁氧体磁珠，不能造成信号的某些电气特性超出规格。 因此，最好先通过排列走线和PCB堆叠的技术来解决或降低EMI问题，例如高速信号进入内层。 最后，使用电阻电容器或铁氧体磁珠来减少对信号的损坏。
PCB设计如何才能在不造成太大成本压力的情况下，尽可能地满足EMC要求？
答：PCB板上EMC成本的增加通常是由于地层数量的增加，以增强屏蔽效果，并增加了铁氧体磁珠和扼流圈等高频谐波抑制装置。 此外，经常需要在其他机构上使用屏蔽结构，以使整个系统通过EMC要求。 以下是设计 PCB 以减少电路产生的电磁辐射影响的一些技巧.