DDR 终端匹配电阻的合适长度是多少？

上次，我们分析了没有端接电阻和添加端接电阻后的结果，我们得出结论，当DDR采用菊花链拓扑时，需要端接电阻这一次，我们来看看 DDR 末端的终端电阻是离最后一个 DDR 稍远一点还是更近一点

这次用到的案例，还是我们上一期的DDR3 1对8正负菊花链拓扑。

我们仍然使用相同的方法提取根地址线A3的拓扑结构，激励信号为533MHz

当最后一个DDR到终端电阻的距离设置为100mil时，信号的眼图可能比较清晰，眼宽和眼高明显，信号上冲和下冲小。

当我们将距离增加到300mil时，我们会发现信号的过冲和下冲没有明显增加，信号眼图符合标准。

在500密耳的距离上，虽然信号眼图也可以满足要求，但随着长度的增加，信号的过冲和下冲会继续增加。

当我们做最后一个**时，当距离设置为1000mil时，我们可以发现结果和我们之前的**结果差不多，过冲和下冲都增加了，但是当距离设置为1000mil时，我们会发现改善效果越来越差，信号眼的宽度和高度都缩小到了一定程度综上所述，我们可以得出结论，DDR末端的终端电阻长度与上一个DDR相比越短越好，信号质量越短我们设置了4种不同的长度距离，至少在500mil以内的信号眼图没有太大的变化，在实际应用中，我们也按照一般规范DDR端的匹配电阻长度最好控制在500mil以内。

声明：本文为方一教育原创文章，**转载请注明**！