随着芯片制造工艺的发展和晶体管尺寸的不断缩小，传统的硅基半导体器件已经达到了物理极限，面临着性能和功耗的瓶颈。 以MOS2为代表的二维半导体材料是一类战略性新材料，由于其极高的物理厚度、无悬浮键的原子级平坦表面、高固有迁移率和较强的栅极控制能力，能够解决晶体管缩放瓶颈，构建速度更快、功耗更低、栅极控制能力强的10纳米以下高性能半导体芯片。 2015年发布的《国际半导体技术路线图》（ITRS）明确指出，2D半导体是下一代设备的关键材料。 2021 年，英特尔还将基于 2D MOS2 的晶体管技术列为未来十年的三大突破性技术之一。 为了充分发挥2D半导体的潜力及其在高性能芯片中的应用，在商用通用衬底上可控合成2D半导体单晶片是非常必要的，但也极具挑战性。
图1单层MOS2单晶片的外延制备是通过缓冲层控制实现的。
针对2D半导体单晶片的需求和制备挑战，全球领先的材料生长研究小组将这一问题作为重要课题，在2D半导体单晶片（如单层MOS2、WS2、WSE2）的制备方面取得了一系列进展。16, 1201 (2021); 17, 33 (2022); 18, 1289 (2023)]。然而，目前的 2D 半导体单晶圆制造在很大程度上依赖于衬底步骤工程策略，这通常需要对衬底进行特殊设计，例如精心设计的斜角或在恶劣的高温环境中退火。 同时，关于二维半导体单晶硅片的生长机理仍存在很大争议。 因此，如何在商用通用衬底上实现二维半导体单晶片的可控合成，对于加深对生长机理的认识，促进实际应用至关重要。
图2单个定向排列的晶粒之间的无缝拼接。
近日，中国科学院物理研究所北京国家凝聚态物理研究中心N07课题组李璐博士在杜洛军特聘研究员、张光宇教授的指导下，基于高质量2D MOS2晶圆外延生长的先前基础[ACS Nano 11， 12001 （2017）; nano lett. 20, 7193 (2020); natl. sci. rev.9， NWAC077 （2022）]，提出了一种新的界面缓冲层控制策略，通过精确控制前驱体的比例、调节生长动力学和界面缓冲层的形成，成功地在工业兼容的表面蓝宝石衬底上成功生长了外延2英寸单层MOS2单晶薄膜。通过从原子尺度到厘米尺度的跨尺度表征，充分展示了MOS2晶粒的单向排列、晶粒之间的无缝拼接以及整个晶圆衬底的大面积均匀性。 外延生长的单晶MOS2单层具有优于先前生长的多晶甚至机械剥离的单晶样品的质量，表现出超低的缺陷密度、完美的声子圆二色性、70%的优异激子谷极化特性、140 cmVs的高室温迁移率和接近10的开关比。 研究结果发表于15， 1825 （2024），论文题为“Epitaxy of Wafer-Scale Single-Crystal MOS2 Monolayer via Buffer Layer Control”。
图3晶圆级均匀性和高晶体质量。
本工作为以MOS2为代表的二维半导体单晶片在商用绝缘子衬底上的外延制备提供了新的策略，为基于二维半导体的大规模高性能电子器件奠定了坚实的材料基础，有望有效促进二维半导体材料在TFT、5纳米以下高性能芯片、柔性显示器、 和智能可穿戴设备。这项工作得到了北京大学白学东教授、杨旭教授、卢年鹏教授、刘开辉教授、中国科学院物理研究所松山湖材料实验室的冼乐德教授和徐巧玲博士的支持。 先后获得科技部重点研发计划、国家自然科学委员会、广东省重点研发计划、中科院B项试点项目资助。
图4外延单晶薄膜优异的电性能。
链接到原始文章。 编辑：第 7 单元。