亚洲商业投资顾问曾先瑞先生提醒大家：**风险是有的，投资需要更加小心，避免不必要的风险。
一、行业周期回顾
半导体周期底部已经建成，开启新一轮上行通道半导体产业与社会经济发展高度相关，具有很强的周期性。 根据SIA数据和WSTS对全球半导体销售的统计，从2021年底开始，由于疫情、地缘政治和通货膨胀的影响，半导体进入下行周期，直到2023年底，随着消费电子的逐步复苏和算力建设投资的增加，工业、汽车等赛道有望带来新的增长点， 行业底部已基本确定，将进入上行复苏通道，预计2024年同比增速将超过10%。
半导体封装和测试是监测半导体循环特性的重要途径封测行业位于半导体产业链下游，其主要作用是封装、测试和测试半导体芯片，资金密集型、劳动密集型，直接与下游终端对接。 因此，与前端晶圆端一样，后端封测行业也是监控半导体周期的重要指标。
封闭贝塔板块的底部已经上涨根据WSTS数据显示，自2015年以来，全球半导体销量与三大A股封测龙头的同比增长与中国台湾封测营收的同比比较可以看出，封测销量与全球半导体销量高度一致，因此可以作为监测半导体周期属性的重要指标。 2023年11月，全球半导体销售收入呈现正同比增长53%，呈现上升趋势，可以看出当前半导体周期和封测周期的底部已经建成，预计2024年将开启新一轮**。
二、行业理念
先进封装一般是指将不同系统集成到同一封装中，以实现更高效的系统效率的封装技术它是从先进的晶圆制造工艺中衍生出来的概念，换句话说，只要封装技术能够提高芯片的整体性能（包括传输速度、计算速度等），就可以算是先进封装。
通过先进的封装可以相对容易地实现高密度芯片集成、体积小型化和低成本。 先进封装在提高芯片集成度、缩短芯片距离、加快芯片间电气连接、优化性能等方面发挥着更重要的作用。 它正在成为系统性能不断提高的重要保证，满足“轻、薄、短、小”和系统集成化的需求。
先进封装介于晶圆制造（“前端”）和芯片封装和测试（“后端”）之间，被称为“中间道路”，包括重新布线 （RDL）、凸块（凸块）和硅通孔 （TSV） 等工艺技术，涉及类似于晶圆制造的光刻、开发、蚀刻和剥离等工艺步骤。
传统的包装工艺如下：晶圆切成裸片后，将晶片键合到相应的引线框架焊盘上，将晶圆的键合垫用导线连接到基板的引线键合上，最后用模具（或封装）用外壳保护晶圆。 典型的封装方式包括DIP、SOP、TSOP、QFP等。 传统封装封装效率低（裸芯面积和基板面积），有很大的改进空间。
先进封装的主要类型有：倒装芯片，凸块，WaferLevelPackage，25D封装（中介层、RDL等）、3D封装（TSV）等封装技术。 在先进封装诞生之初，只有WLP，25D封装和3D封装有几种选择，近年来，先进封装的发展向各个方向发展。 上世纪90年代出现了先进的封装技术，通过点线电气互联的方式实现了更高密度的集成，大大减少了面积的浪费。
3、“后摩尔时代”，先进封装重要性凸显，25年占比超过50%
先进工艺设计成本越来越高，先进封装的性价比凸显。 根据摩尔定律，芯片内部的晶体管数量每 18 到 24 个月翻一番，而性能则翻倍。 随着半导体技术接近其物理极限，扩展晶体管尺寸变得越来越困难。 芯片数据显示，芯片制造工艺从65nm升级到5nm，其工艺改进了约7代，而芯片设计成本则增加了近20倍，从024 亿美元，达到惊人的 476亿美元。 先进工艺芯片的开发成本对于芯片设计公司来说越来越难以承受。
先进技术进步的步伐已经放缓，摩尔定律是不可持续的。 自21世纪初以来，芯片在2015年进入14nm时代，2017年进入10nm时代，2018年进入7nm时代，2020年进入5nm时代，2022年进入3nm时代。 根据TrendForce集邦咨询数据显示，台积电预计将在2025年推出2nm工艺节点。 全球芯片制造工艺从3nm升级到2nm预计需要三年时间，比正常的摩尔定律升级时间18 24个月多了一年多，这也反映出摩尔定律越来越接近物理极限。 随着先进工艺成本的不断上升和技术升级的难度越来越大，先进封装被视为延续摩尔定律的重要途径。
免责声明：观点仅供参考，不构成投资建议，操作风险由您自行承担。 （由曾显瑞亚洲商业投资顾问团队编辑，资质编号A0240622030007）。