**：内容由半导体行业观察（ID：icbank）整理自电子设计，谢谢。
在过去的几十年里，半导体的大多数进步、功能和创新都发生在前端。 这种技术进步，伴随着越来越复杂的设计和更小的几何形状，现在在3nm工艺节点达到顶峰。 但最近，实现摩尔定律变得更具挑战性和成本，目前制造 5nm 芯片的成本高于制造 10nm 和 7nm 芯片的成本总和。
随着每个新节点的扩展优势不断减少，芯片制造商正在回归近十年前的概念：他们不是在一块硅上制造芯片，而是将单个功能芯片（也称为“小芯片”）组合在一起，这可能是实现摩尔定律和大规模先进制造的下一个前沿。
小芯片设计中涉及的顶层架构
如前所述，在单片硅片（通常称为片上系统或SoC）上制造芯片导致成本飙升。 以一小部分成本实现相同性能水平的一种方法是将具有不同功能的芯片组组合在一起。 编译小芯片有三种主要的体系结构设计：
扇出：扇出利用 DICE 和再分布层来组合不同的小芯片。 扇出不像其他架构系统那样快速或节能，但它更易于测试，因此上市速度更快。
2.5d：2.5D 封装方法使用中介层进行堆叠小芯片到芯片的通信，从而实现更高的通信速率。 它可以与堆叠式内存模块配对，以创建高性能模块。 但是，与其他方法相比，25D架构的中介层价格昂贵。
3D：3D 与 25D 的一般思路是相同的，但它涉及使用硅通孔 （TSV） 将逻辑堆叠在逻辑小芯片之上，以产生最高性能的芯片设计。
为什么公司押注小芯片
AMD或英特尔等公司一直在设计自己的小芯片和互连，尽管主要是通过专有组件和设计。 现在，其他半导体公司，如英伟达，也在探索小芯片，因为过渡到新节点带来的功耗和性能优势会降低，而且扩展的复杂性和成本也在增加。
寻求加强国内制造业的国家并没有忽视这一转变。 美国《芯片和科学法案》去年批准了25亿美元用于先进封装研发项目，而中国则为类似投资提供税收减免和激励措施。
事实上，随着需求变得越来越复杂，先进封装似乎是一种经济高效的方式，可以组合芯片，同时减少RC延迟。 小芯片还可以更轻松地开发可以更快定制的复杂系统，同时从多个供应商处采购芯片，从而降低进入门槛并降低中断风险。
此外，小芯片可以帮助行业更好地解决先进架构中持续存在的散热问题。 与传统 SoC 相比，这反过来又提高了可靠性。
小芯片仍面临挑战
如前所述，小芯片的概念并不新鲜，但将其应用于现代芯片比过去的多芯片模块要复杂得多。 这也是晶圆代工厂和集成设备制造商建立自己的生态系统的原因之一。
然而，创建一个商业小芯片市场将更加困难，在这个市场中，来自多个供应商的小芯片是根据商定的标准开发的，以便它们相互兼容并真正实现即插即用。 这项工作需要全行业的合作，可能需要十年时间才能实现全行业的突破。 最近，大型半导体制造商成立了一个名为General Chiplet Interconnect Express（UCIE）的联盟，该联盟可以作为多供应商未来状态的基础。
为了实现小芯片作为半导体创新的下一个前沿的潜力，必须以标准化、可重复和可扩展的方式进行采购、制造和封装。
Chiplets：开辟通往智能世界的道路
在制造先进节点和实现摩尔定律变得越来越复杂和昂贵的时代，小芯片似乎是获得设计灵活性、减少开发时间和成本以及降低功耗的可行方法。 但要做到这一点，需要齐心协力，包括重新构想半导体生态系统的需求，以实现全行业的互操作性和集成。
小芯片具有进一步提高芯片性能的所有要素。 来自主要行业参与者的投资、**激励计划（例如，CHIPS 法案、欧盟 CHIPS 法案等）和生态系统合作伙伴关系都可以共同使 CHIPLETS 成为获得全行业支持的一种方式。 其影响是巨大的：小芯片必将解决长期存在的行业挑战，例如成本增加和中断，使设备比以往任何时候都更智能。
我是技术创造者