浮士德英特尔宣布完成PowerVia背面电源技术的开发

英特尔在 2023 年国际电子设备制造大会上宣布，他们已经成功完成了名为 Powervia 的背面电源技术的开发。 该技术基于英特尔最新的晶体管研究成果，可实现具有 60nm 栅极间距的互补金属氧化物半导体场效应晶体管 （CFETS） 的垂直堆叠。 通过堆叠晶体管，该技术提高了面积效率和性能，同时还结合了背面电源和直接背面接触。

英特尔解释说，芯片制造在过去几年中是分层的，从最小的组件 - 晶体管 - 开始，然后创建更小的线层，将晶体管连接到金属层。 这些线路称为信号互连，它们还包括用于为晶体管供电的电源线。 但随着晶体管变得越来越小，密度越来越大，互连和电力线共享的线路层变得越来越混乱。 面对这个问题，英特尔开始寻找一种将电源线迁移到芯片背面的背面电源技术。

英特尔的背面电源解决方案 Powervia 已产生具有竞争力的测试结果。 这项技术解决了传统问题"披萨风格"制造方法的问题，特别是电源线和互连线的分离以及线径的扩大，改善了电源和信号传输。

对于英特尔的晶体管堆叠和背供电技术，研究表明，它将在微型晶体管的密度中发挥重要作用。 英特尔强调，这将超越它"五年工艺节点计划"延续采用背面电源技术的微型晶体管。

目前，英特尔的技术比竞争对手具有一定的优势。 例如，台积电将在 2025 年在第一代 2nm 工艺中引入全环绕栅极 （GAA） 架构进行量产，然后在 2026 年在第二代 2nm 工艺中引入背面电源技术。 同时，虽然韩国三星已将GAA架构引入到将于2024年量产的3nm工艺技术中，但他们预计将引入背面电源技术，直到2024年量产的2nm工艺。 从这个角度来看，英特尔确实领先了一步。